A l'occasion de l'International Solid State Circuits Conference (ISSCC) en février prochain, AMD devrait dévoiler des informations sur futur APU Carrizo. ...
Lire la suite ...

Espérons que la dernière fournée sera enfin la bonne.
A voir ce que donneront ces annonces en réalité maintenant.

Pour la question du gain de densite et conso a process "equivalent", vas t-on voir les fameuses librairies haute densite en action ?  
 
Elles etaient prevues pour 2015 apres tout.

Aie ouille ! Si les cores sont 23% plus petits et avec une grosse diminution de la consommation, ça sent surtout le ménage dans les fonctions "non essentielles". Attendons de voir quelles fonctionnalités sont supportées et comment ils ont regroupés leur cores.

Il ya aussi un chipset à l'intérieur (SATA, USB, UART etc.)
 
Pour le reste il y a peut-être un lien avec les "transistors perdus" de la R9 285? (les deux sont GCN 1.2)

J'ai l'impression que chez AMD, les seuls axes de réfléxion sont toujours les mêmes... Comment mettre plus de transistors et réduire la consommation... Dans 40ans, ca sera pareil encore...
Je pense qu'Intel et leurs recherches transversales (TriGate etc...) sont vraiment plus intéressantes pour l'avenir.

Strictement aucun rapport...
 
AMD fait évoluer tant bien que mal une archi foirée et n'a plus aucune maîtrise du process, on aura pas vraiment de nouveau avant 2016.
 
Quoi qu'il en soit, des 2 côtés on cherche tout autant à tirer le maximum de chaque $ de silicium, AMD part juste avec un handicap monstre à cause de ses modules vraiment foireux.

Si il arrive a tenir 20% de perf en plus, ça pourra faire un "vrai" concurrent au i3

Pour moi, ça ne colle pas. Comment peut-il à la fois intégrer le FCH et être compatible FM2+ ?
Plus d'unités graphiques ? Surement, mais j'ai l'impression que ces APUs sont surtout limités par leur BP mémoire, et rajouter des unités ne fait pas avancer le schmilblick.
Plus de cache ? Possible, mais certaines rumeurs parlent plutôt de diminuer ce cache pour diminuer les latences mémoire, gros point noir de Kaveri.
Et pourquoi pas un ou deux modules de plus ? Cela permettrait de mettre Vishera à la retraite...

un 3 modules 6 cores pour la partie cpu serait bien

oui faut au moins une 3 modules pour compenser surtout vue que y aura pas de Cache L3, puis faut voir la bande passante en pratique, surtout celle du L1 et L2 et la bande passante de la mémoire DDR 3, tous ça a cause de cet daube de HSA et UMA, qui fout un bordel monstre et qui est utiliser et exploiter par 0,00002% des programmes c'est à dire pratiquement aucun et surtout aucun jeux vidéos, en tous cas pas assez pour que HSA ait un quelconque intérêt en prratique.

Ce n'est pas parce que le FCH est sur le die et utilisé pour certaines plates-formes qu'il le sera en FM2+

Et pourquoi pas "rien" de plus?
 
Tout le monde se fout royalement d'avoir plus de 4 threads mous du genou et préfère 4 threads qui se promènent aisément, à défaut, autant continuer avec 4 threads un peu moins mous du genou que sortir un monstre pour rien, l'IGP est déjà suffisamment gourmand pour une exploitabilité discutable.
 
 

AMD peut aussi faire comme Intel avec le Z97 et utiliser les lignes PCIe dispensables pour faire passer le SATA et l'USB, ceci dit j'ai un gros doute sur le FM2+ étant donné les dernières rumeurs (Kaveri refresh et TDP/ACP de 15w pour une variante de Carrizo, autrement dit ça sent l'APU <45w et une descente en gamme pour les remplaçants de Jaguar, certainement 2~10w)

Pour moi surtout carrizo est en retard, il devait sortir à la fin de l'année, bon peut être jamais eu de date officielle mais quand même. ce qui aurait pu justifier ce retard ça aurait été le passage en 20 nm, mais même pas.

ca confirme peut être ce qu'AMD avait dit a une époque... a savoir, que Carrizo sera compatible DDR3 et 4 via l'arrivée d'un nouveau socket qui devrai donc permettre au FCH d'être utilisé...

Est ce que ça pourrait faire diminuer le nombre de couche des cartes mère et donc leur prix ?

Et alors, comment augmenter les perfs avec 23% de transistors en moins, tout en restant sur du Bulldozer ? Il y a bien une piste, car a priori ce qui a été supprimé consommait beaucoup (d'ou la baisse de consommation de 40%), mais j'ai beau chercher, je vois pas de solution évidente. Déjà que le cache n'était pas fameux...

Présentation de Carrizo par un vendeur de lessive tout bronzé :
 
http://www.youtube.com/watch?v=I6zX2IqBI7A

HDL, High density librairies.
Donc à archi équivalente, bien moins de transistors.
 
On parle de cache L2 en moins, mais pour le moment, rien de précis.
 
Une chose est certaine, il y a un fort potentiel de gain en perf ou en conso à partir de cette base qui n'était pas forcément convaincante (no rage de mon doux euphémisme).

si cela peut permettre un Cache L2 plus rapide se serait pas mal de même pour le Cache L1 et améliorer la bande passante pratique de la RAM que se soit en DDR3 ou DDR4 je m'en fout il faut de la bande passante ne serai ce que pour l'iGPU même si je n'aime pas trop les iGPU.

En effet, auront-ils enfin libéré la bande passante externe du cache?
 
Par contre, la densité de transistors n'a pas vraiment de rapport avec la complexité, la HDL n'utilise pas forcément moins de transistors pour le gain en compacité, elle peut même en utiliser plus.

Le socket AM1 va être remplacé par le FM2+ ?

+20% de transistors et +200% de consommation ?