Pour aller vite : j'ecris un compilo, et la partie compilation entiere est finie et a l'air de marcher, sauf pour div, parce que div ca pue, mais c'est pas le probleme. Le probleme, c'est les flottants. J'aurais un CPU un peu futé ca sera pas un pb, mais voila, j'ai comme bcp de monde un Intel, et la au lieu d'avoir des registres on a cette stupide pile a la con.
 
Question, donc : comment faire une allocation 'de registre' pour la FPU, en exploitant ses capacités et en sachant prendre en compte ses "defauts" (genre l'utilisation implicite de st(0)) ? Mon muchnick m'apprends que le compilo Intel fait comme si de rien n'etait (genre c'est des registres) et synchronise la pile au niveau des joint node. Perso j'ai du mal a voir comment faire ca proprement et comment cela peut generer un code pas trop momoche, sans fxch a tout va. (oui il se 'pair', mais quand meme)
 
Le pire la dedans, c'est que je pensais trouver de la doc en veux tu en voila sur le net, et en fait, que dalle. Quelqu'un a une idée ?

bon, d'accord, j'ai compris, jvais chercher une tof de famapoil pour egayer le topic, bougez pas

bienvenue au club des gens qui font des tomics qui n'interressent personne

dommage que le CPU soit pas programmé en php, la j'aurais ptet eu des réponses

j'ai pensé pareil pour mes tomics IA, ImageMagick, bibliolinks imagerie, ordonnancement etc. etc.
nous sommes des incompris

Nan, juste des Elitz au milieu d'un tas de No0bZ0R de l'info

vous êtes l'31337 du forome, personne vous comprend...

c'est un peu ce que je dis, l4|\/|4h

c'est ta faute aussi, plus la question est pointue moins ya de gens qui répondent
 
c'est comme quand Taz pose une question, déjà faut se remettre de vous voir ne pas savoir un truc (non, c'est même pas du lèche bottisme) et après on réalise qu'on a tout juste compris la question
Alors pour y répondre
 
(tout ca pour dire que tu trouverais plus facilement ton bonheur sur les newsgroups avec ta question)

sinon je dirais, fais comme ton cpu, continue à jouer avec la pile en faisant "comme si"

 
Comment cela ?
 
Moi, je veux bien faire comme si, mais apres je risque d'avoir des trucs genre :
 

 
Qui sont assez incorrect dans le genre, et qui devront etre remplacé par
 

 
et a la fin on a du spaghetti (surtout avec les synchros au niveau du joint) Sans compter qu'une pile c'est pas comme des regs, si on fait ca mal on se bouffe du stack overflow
 
Enfin bon si intel fait comme ca, hein ? vais méditer quand meme un peu la dessus
 
 
 

pour la synchro tu combles de nop à la va comme je te pousse
(et aussi accessoirement)

Si vous la voulez en anglais, lui il explique aussi tres bien  mon probleme
 
http://groups.google.fr/groups?q=F [...] ers&rnum=2

bon en fait j'y connait pas grand chose, mais a ce que j'avait lu, a partir des proc p6, le fxchg est totalement gratuit en cycles cpu car il est pris en charge par le renommeur de registres, la fpu n'étant plus réellement à pile. donc je vois pas le probleme d'en truffer le code.

 
ca me fend le coeur Mais bon, va falloir s'y faire je crois, pis j'ai besoin du support float prestemment
 
uriel > oué j'ai vu, et vu que le thread date de 98 je pense que ca sert a rien de le surveiller

et dans les sources de gcc?

 
Bah, j'ai aussi celle de rotor, mais bon, pour s'y retrouver, bonjour.
GCC j'avais regardé un coup, pour la grammaire, j'avais l'impression d'etre devant de l'hébreux
 
enfin bon, jvais voir a faire du fxch, pis vala. La synchro me fait un brin peur

tu nous raconteras hein

 
chui devin, je peux te le faire des maintenant :
 

D'un ot coté, sans algo spécialisé FPU je peux pas utiliser les f*p, f*pp, ce qui est un peu balot ? (ou on demande au peephole de faire ca pour nous apres ?

bouge pas ...

... ok ....

heu, tu peux bouger, mais garde un oeuil ....

ouf, je commencais a pu pouvoir me retenir...

heuh ?

 
je vais chercher les bouts qui manquent (surtout ce qu'il s'est passé avant qu'on en arrive là) ...

ben surtout commen tu geres les joint-node avec ceci
(pis niveau qualité de code emis ? paske la tu fais un peu au coup par coup non ?)

 
Marrant, j'ai eu la même idée (mais j'ai la flemme...).

chris> en fait, j'ai l'impression qu'il se prend pas la tête.
comme c'est un compilo où les floats sont boxés, il mise tout sur le unboxing plutôt que sur le code émis.
 
Je vais chercher une autre piste ...

ça me fait penser qu'il faudra que je regarde des docs sur la conception de compilateur, je me coucherai moins bête

 
par contre tu vas perdre tout tes amis, les filles te cracheront dessus dans la rue, ton poisson rouge se cachera au fond du bocal et les gamins te jetterons des pierres
mais c'est toi qui voit

crisse >

donne :
 

 
ça te parraît optimisé ? sinon, pas la peine de se prendre la tête.

# fsub    f6, f7, f8
# fadd    f4, f5, f6
 
ca a surtout une drole de gueule, cela dit je cherche pas le code parfait (j'en suis loin), je voudrais surtout dans un premier tps du truc fonctionnel

MOAHAHAHAHHAHAHA LE BOOLAY TOTAL !!!!!
 
 
/o\ je suis sur le mac, d'où le code à 3 adresses /o\
 
 
désolé. pas pensé, exploration d'un générateur de code natif tout en lisant une thèse sur un Gc hybride, fatigue, tout ça /o\

Ben paske avec 3 adresses (voir meme 2), hein, un bon graph coloring et voila. Par contre une pile de mairde ..

Tu peux aussi regarder le classique Aho/Sethi/Ullman dont le gen. de code suppose une organisation "en pile" des reg. Exactement comme les st() de x86.

j'imagine qu'il n'y a pas de version en ligne de l'article nous interessant ici ?

Ben, l'algo est vieux (~75) et p-e chez citeseer.
Sinon, http://www.cs.umd.edu/class/spring [...] c14.2p.pdf
semble vaguement du meme tonneau.