[HFR] Actu : L'EUV possiblement pour le 7nm ?

Actu : L'EUV possiblement pour le 7nm ? [HFR] - HFR - Hardware

Marsh Posté le 23-02-2016 à 19:59:58   1  

Le site SemiWiki nous rapporte quelques informations sur l'état de la fabrication EUV, en provenance de la conférence SPIE Advanced Lithography qui se tient ...
Lire la suite ...

Reply

Marsh Posté le 23-02-2016 à 19:59:58   

Reply

Marsh Posté le 23-02-2016 à 19:59:58   1  

Au vu des chiffres de densité des puces de Sram le 10 nm de samsung/tsmc aura une densité équivalente au 14 nm d'Intel.  
Au vu du décalage de densité ça ne m'étonnerais pas qu'Intel y passera au 7 nm tsmc/Samsung au 5 nm.

Reply

Marsh Posté le 23-02-2016 à 20:27:07   1  

A voir quand les versions respectives des process seront disponibles également ! Avec le BEOL commun 10/7 murmurré chez TSMC on risque d'avoir des écarts. Le 7nm de TSMC, théoriquement, arrivera bien avant celui d'Intel.  
 
En tout cas en ce qui concerne le 10 d'Intel, il y a des rumeurs persistantes de retard. Le constructeur avait posté une annonce pour sa lead fab 10nm en Israel qui indiquait qu'elle entrerait en HVM en Q1 2018, aussitôt démenti par les relations presse Intel. C'est toujours délicat de savoir ou Intel fab en premier, en général l'usine R&D est en Oregon mais je n'ai pas d'infos fermes sur le sujet.  
 
La rumeur de retard en tout cas circule cependant un peu partout indépendamment de l'annonce/démenti, à suivre...


Message édité par C_Wiz le 23-02-2016 à 20:31:27
Reply

Marsh Posté le 23-02-2016 à 20:47:21   0  

Need test coverage 99.5%


Message édité par Xixou2 le 23-02-2016 à 20:47:43
Reply

Marsh Posté le 24-02-2016 à 10:08:12   0  

petite redondance à la fin : "la question des défauts dans les masques est elle aussi importante même si **là aussi** TSMC et Intel ont **là aussi** visiblement noté quelques progrès.  :)

Reply

Marsh Posté le 24-02-2016 à 10:12:55   0  

Vivement le prochain saut en perfs/watt pour fournir la puissance nécessaire à la 2e gen de casques VR en 2018 [:ddr555] [:ddr555] [:ddr555]

Reply

Marsh Posté le 24-02-2016 à 11:13:11   1  

Article très intéressant. Merci Guillaume.
 
C'est une bonne chose de voir autant de concurrence dans ce secteur clé.
TSMC et Samsung sont des adversaires confirmés et c'est plaisant de voir Intel vaciller alors qu'il n'y a pas si longtemps ils semblaient intouchables.
Après, comme Samsung, Intel n'est pas que fondeur et il faut voir l'impact que cela peut avoir par rapport à la compétitivité de leurs propres produits.
Il sera par exemple intéressant de comparer le comportement du 14nm LPP de Samsung (utilisé par Zen à priori) et celui du 14nm d'Intel.
Les yields sur le 14nm se sont améliorés significativement ces derniers mois d'après certaines sources et, tant que le 10nm ne répond pas aux attentes (en terme de volumes, yield) ils peuvent se baser dessus.
 
Il y aura peut-être un "vehicle chip" basé sur le core Cannonlake avant la fin 2017. Avec pourquoi pas un CL-Y afin de se faire les dents et tester la prod 10nm comme avec ce qu'il s'est passé avec BW.

Reply

Marsh Posté le 24-02-2016 à 14:00:17   0  

Invite_Surprise a écrit :

Il y aura peut-être un "vehicle chip" basé sur le core Cannonlake avant la fin 2017. Avec pourquoi pas un CL-Y afin de se faire les dents et tester la prod 10nm comme avec ce qu'il s'est passé avec BW.

C'est très probablement ce qui va se passer oui !
 
(et très d'accord sur le reste aussi)
 
Autre lien intéréssant pour ceux qui veulent une autre perspective (mais qui va dans le même sens) : http://life.lithoguru.com/?p=478

Message cité 1 fois
Message édité par C_Wiz le 24-02-2016 à 14:17:37
Reply

Marsh Posté le 24-02-2016 à 14:12:47   2  

l'EUV c'est un peu le duke nukem forever de la lithographie

Reply

Marsh Posté le 24-02-2016 à 14:25:11   6  

Une honte, comment ça se fait qu'on ne puisse plus remplacer un transistor soi-même, avec son fer à souder?
Encore de l'obsolescence programmée ;)

Reply

Marsh Posté le 24-02-2016 à 14:25:11   

Reply

Marsh Posté le 24-02-2016 à 14:50:27   0  

Je regrette le bon vieux temps des tubes!

Reply

Marsh Posté le 24-02-2016 à 15:02:04   2  

c'était pas fiable les tubes, les relais électromécaniques il n'y a que ça de vrai !


---------------
qwerty-fr
Reply

Marsh Posté le 24-02-2016 à 22:55:46   2  

...et les cartes perforées avaient leur charme :)

Reply

Marsh Posté le 25-02-2016 à 01:22:56   1  

Dire qu'on prennais des notes là dessus au primaire... :D

Reply

Marsh Posté le 25-02-2016 à 10:38:37   0  

Black_Eagle a écrit :

Dire qu'on prennais des notes là dessus au primaire... :D

ouhh j'avoue j'ai connu aussi...

Reply

Marsh Posté le 26-02-2016 à 20:15:55   0  

N'oublis pas les polycopies.

Reply

Marsh Posté le 15-03-2016 à 16:51:24   0  

C_Wiz a écrit :

C'est très probablement ce qui va se passer oui !
 
(et très d'accord sur le reste aussi)
 
Autre lien intéréssant pour ceux qui veulent une autre perspective (mais qui va dans le même sens) : http://life.lithoguru.com/?p=478


 
Une roadmap qui va dans ce sens :
 
http://tof.canardpc.com/preview2/d3a1d054-abd7-44dc-bafa-3f5492dbad29.jpg
 
http://benchlife.info/intel-14nm-k [...] -03152016/

Reply

Marsh Posté le 17-03-2016 à 18:46:41   0  

Un article intéressant de EETimes sur la roadmap TSMC pour le 16nm, 10nm et 7nm :
 
http://www.eetimes.com/document.asp?doc_id=1329217
 

Citation :

TSMC execs declined to comment except to note the foundry started volume production of 16FF+ in the third quarter of last year. It had 50 16nm tape outs last year and expects another 70 this year, ramping to capacity of 300,000 16nm wafers/quarter by the end of the year. Most of the ramp will come between June and October.


 

Citation :

Mark Liu, TSMC’s co-chief executive officer, reported at 7nm the company has 30% yields of a fully functional 128 Mbit SRAM. The process will deliver either 15-20% more speed or require 35-40% less power and deliver 1.63 times the logic density compared to chips made in its 10nm process, he said. It will be available for what TSMC calls “risk production” about a year from now.


 

Citation :

TSMC will enable silicon interposers larger than 1,200mm2 — 1.5x the reticle size — at 7nm to enable giant 2.5-D stacks of logic and memory for the next generation of what it calls Cowos (chip on wafer on substrate). The foundry taped out last month a 16FF+ device merging a CPU and two HBM2 memory stacks on a silicon interposer to pave the way for its 7nm offering.

Reply

Sujets relatifs:

Leave a Replay

Make sure you enter the(*)required information where indicate.HTML code is not allowed