[HFR] Actu : GDC: L'architecture PowerVR Series 6 Rogue
Actu : GDC: L'architecture PowerVR Series 6 Rogue [HFR] - HFR - Hardware
Marsh Posté le 04-04-2013 à 18:59:53 0
| Citation : il faut prendre garde à ne pas dépasser 128 bits par pixel, le maximum supporté pour profiter du buffer lié au tile rendering, ce qui se traduit grossièrement par "HDR et MRT = pas bien |
Cela dit, une texture 4xFP16 offre déjà un très bon rendu HDR!
| Citation : le support de la basse précision lowp (FX10) a été abandonné, ne restent que le mediump (FP16) et le highp (FP32) |
L'inverse de nVidia avec son Tegra4 en somme!
Ca a l'air du tout bon \o/
Marsh Posté le 04-04-2013 à 19:04:44 0
akalash47 a écrit :
|
S'il te faut 4 RT dont 2 en FP16 tu dépasses déjà les 128 bits 
Marsh Posté le 04-04-2013 à 21:05:23 0
Reply
Marsh Posté le 04-04-2013 à 21:47:07 0
| ockiller a écrit : Faut aussi compter le depth buffer et les échantillons MSAA dans les 128 bits ? |
Ce n'est en principe pas obligatoire d'écrire le depth buffer sur un TBDR. Pour le MSAA, je présume qu'il faut compter une tile de 32x32 comme une tile de 64x64 quand du MSAA 4x est utilisé. Du coup pour tenir dans le buffer c'est probablement soit MRT 128 bit max soit MSAA 4x, mais pas possible de coupler les 2.
Dans tous les cas mieux vaut ne pas prévoir d'écrire plus de 128 bits par pixel en mémoire sur un SoC donc la limite des PowerVR Series 6 est cohérente.
Message édité par tridam le 04-04-2013 à 21:57:54
Marsh Posté le 04-04-2013 à 23:21:41 0
| tridam a écrit : Ce n'est en principe pas obligatoire d'écrire le depth buffer sur un TBDR. Pour le MSAA, je présume qu'il faut compter une tile de 32x32 comme une tile de 64x64 quand du MSAA 4x est utilisé. Du coup pour tenir dans le buffer c'est probablement soit MRT 128 bit max soit MSAA 4x, mais pas possible de coupler les 2. |
Ok, merci pour l'info.
| tridam a écrit : Dans tous les cas mieux vaut ne pas prévoir d'écrire plus de 128 bits par pixel en mémoire sur un SoC donc la limite des PowerVR Series 6 est cohérente. |
C'est vrai, et puis de toutes façons vu qu'on n'a pas besoin de faire du rendu différé à la main, la quantité d'informations à écrire par pixel est réduite.
Marsh Posté le 04-01-2014 à 19:31:07 0
En fait déjà disponible depuis mars 2013 chez Renesas , désolé pour le déterrage d article c est purement informatif
http://am.renesas.com/applications [...] /index.jsp
Sujets relatifs:
- [HFR] Actu : GDC: Architecture GPU : IMR, TBR ou TBDR ?
- [HFR] Actu : L'Obsidian 900D de Corsair arrive
- [HFR] Actu : Les SSHD Western Digital en approche
- [HFR] Actu : 15, 12 et 10 coeurs pour les futurs Xeon
Marsh Posté le 04-04-2013 à 17:40:02 0
Dans une session dédiée à l'architecture PowerVR, Imagination a donné quelques détails sur l'architecture Series 6, nom de code Rogue, qui a été dévoilée il y ...
Lire la suite ...